在數(shù)字系統(tǒng)中，使各部分在時間上協(xié)調(diào)動作，有一個統(tǒng)一的時間基準。用來產(chǎn)生時間基準信號的電路稱為時基電路。555集成定時器其中的一種。它是一種由模擬電路與數(shù)字電路組合而成的多功能的中規(guī)模集成組件，只要配少量的外部器件，便可很方便的組成觸發(fā)器、振蕩器等多種功能電路。其獲得迅速發(fā)展和廣泛應(yīng)用。《版權(quán)聲明：本文由www.jssjbk.com整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

555集成定時器的工作原理如下：如圖為其內(nèi)部電路結(jié)構(gòu)圖。整個電路分壓器，比較器，基本RS觸發(fā)器和放電開關(guān)四個部分。《版權(quán)聲明：本文由www.jssjbk.com整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

（1）分壓器 由三個5kΩ的電阻串聯(lián)組成分壓器，其上端接電源VCC（8端），下端接地（1端），為兩個比較器A1、A2提供基準電平。使比較器A1的“+”端接基準電平2VCC/3（5端），比較器A2的“-”端接VCC/3。在控制端（5端）外加控制電壓。可以改變兩個比較器的基準電平。不用外加控制電壓時，0.01μF的電容使5端交流接地，以旁路高頻干擾。《版權(quán)聲明：本文由www.jssjbk.com整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

《版權(quán)聲明：本文由www.jssjbk.com整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

《版權(quán)聲明：本文由www.jssjbk.com整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

（2）比較器A1、A7是兩個比較器。其“+”端是同相輸人端，“-”端是反相輸入端。比較器的靈敏度很高，當同相輸入端電平略大于反相端時，其輸出端為高電平；反之，當同相輸入端電平略小于反相輸人端電平時，其輸出端為低電平。，當高電平觸發(fā)端（6端）的觸發(fā)電平大于2VCC/3時，比較器A1的輸出為低電平；反之輸出為高電平。當?shù)碗娖接|發(fā)端（2端）的觸發(fā)電平略小于VCC/3時，比較器A2的輸出為低電平；反之，輸出為高電平。《版權(quán)聲明：本文由www.jssjbk.com整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

（3）基本RS觸發(fā)器 比較器A1和A2的輸出端基本RS觸發(fā)器的輸入端RD和SD.，基本RS觸發(fā)器的（3端的）受6端和2端的輸入電平控制。圖中的4端是低電平復(fù)位端。在4端施加低電平時，可以強制復(fù)位，使Q=0.平時，將4端接電源VCC的正極。《版權(quán)聲明：本文由www.jssjbk.com整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》

（4）放電開關(guān)圖中晶體管VT構(gòu)成放電開關(guān)，使用時將其集電極接正電源，基極接基本RS觸發(fā)器的Q端。當Q=0時，VT截止；當Q=1時，VT飽合導通。可見晶體管VT放電開關(guān)，其通斷由觸發(fā)器的決定。《版權(quán)聲明：本文由www.jssjbk.com整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。》