1.電路邏輯功能描述  本文由www.jssjbk.com整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。

　　PLD器件的邏輯功能描述分為原理圖描述和硬件描述語言描述，原理圖描述是一種直觀簡便的方法，它可以將現(xiàn)有的小規(guī)模集成電路實現(xiàn)的功能直接用PLD器件來實現(xiàn)，而不必去將現(xiàn)有的電路用語言來描述，但電路圖描述方法無法做到簡練；硬件描述語言描述是可編程器件設(shè)計的另一種描述方法，語言描述精確和簡練地表示電路的邏輯功能，現(xiàn)在在PLD的設(shè)計過程中廣泛使用，并且有更加滸的趨勢，常用的硬件描述語言有ABEL,VHDL語言等，其中ABEL是一種簡單的硬件描述語言，其支持布爾方程、真值表、機(jī)等邏輯描述，適用于計數(shù)器、譯碼器、運算電路、比較器等邏輯功能的描述；本文由www.jssjbk.com整理提供，部分內(nèi)容來源于網(wǎng)絡(luò)，如有侵犯到你的權(quán)利請與我們聯(lián)系更正。

VHDL語言是一種行為描述語言，其編程結(jié)構(gòu)類似于計算機(jī)中的C語言，在描述邏輯設(shè)計時，非常簡潔，具有很強的邏輯描述和仿真能力，是未來硬件設(shè)計語言的主流。（容源電子網(wǎng)提供）

　　2.計算機(jī)軟件的編程及模擬（容源電子網(wǎng)提供）

　　不管是用硬件描述語言描述的邏輯還是用原理圖描述的邏輯，通過計算機(jī)軟件對其進(jìn)行編譯，將其描述轉(zhuǎn)換為化簡的布爾代數(shù)表達(dá)式（即通常的最簡與或表達(dá)式），編譯軟件再根據(jù)器件的特點將表達(dá)式適配進(jìn)具體的器件，最終形成PLD器件的熔斷絲文件（通常叫做JEDEC文件,簡稱為JED文件）。（容源電子網(wǎng)提供）

　　通常在將用戶設(shè)計的邏輯下載到具體器件中前，檢查設(shè)計的結(jié)果是否正確，通常可以通過計算機(jī)軟件進(jìn)行模擬，檢查其設(shè)計結(jié)果是不否與設(shè)計要求相符。（容源電子網(wǎng)提供）
　　3.通過編程器將JED文件下載到PLD器件中（容源電子網(wǎng)提供）

　　在上步中形成的熔斷絲文件下載到PLD器件中去才能實現(xiàn)設(shè)計的要求，熔斷絲文件的下載須通過編程器進(jìn)行下載。（容源電子網(wǎng)提供）

　　編程器是一種專門用于對可編程器（如EPROM,EEPROM,GAL,CPLD,PAL等）進(jìn)行編程的專業(yè)設(shè)備，的編程器有臺灣河洛公司的ALL系列、南京西爾特公司的Super系列等。編程器通常通過計算機(jī)的并行打印器將JED文件下載到編程器中，編程器再將JED文件根據(jù)器件的特點將其寫入器件內(nèi)部，從而達(dá)到下載的目的。下圖給出了PLD的設(shè)計過程。（容源電子網(wǎng)提供）